EP103T LVDS oddajnik podpira prenos med gostiteljem in ravnim zaslonom do SXGA+ ločljivosti. Oddajnik pretvarja 25 bitov (8 bitov/barvo, 2 lažna bita) nizkonapetostnih TTL podatkov in 3 kontrolne bite v 4 LVDS (nizkonapetostni diferencialni signal) podatkovne tokove. Pri največji vhodni frekvenci 135MHz je hitrost vsakega LVDS diferencialnega podatkovnega para 945Mbps, kar zagotavlja skupno prepustnost 3.78Gbps. Oddajnik je mogoče konfigurirati za vhodni clock rising edge ali falling edge strobe preko zunanjega pina. Podpira frekvence ure od 10MHz do 135MHz za
HVGA do SXGA+ ločljivost
Do 3.78Gbps pasovne širine
PLL ne zahteva zunanjih komponent
Zavrnitev cikličnega jitterja
3.3V do 1.8V nizkonapetostni TTL tolerantni vhod
Programabilna izbira podatkov in kontrolnega strobe
Podprt način izklopa